CROSSLINK 开发板手册



文档版本号	更新内容
V1.0	2021年6月5日创建

技术支持与反馈

深圳市飞录科技有限公司提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.szfpga.com

E-mail: support@szfpga.com

目录

1.1	既述	4
2.	芯片说明	6
3.	管脚说明	9
4.	软件开发	13
5.	开机测试	17
6.	编译 Demo 程序	18
7.	下载运行	20
8.	包装信息	26
9.	订货信息	27

1.概述

非常感谢选择 SZFPGA Crosslink 开发板。

本手册描述怎么使用 Crosslink 开发板,来测试和评估 Crosslink 的芯片。开发板最大化 程度,可以方便定制自己产品和方案。

LATTICE 是一家老牌的 FPGA 厂家。在 CPLD 和 FPGA 低成本,小封装独树一帜。特别在 消费电子,小型化设备,控制领域用的比较多。

Crosslink 开发板采用 Lattice 的 Crosslink 家族系列芯片,LIF-MD6000-6JM80。Crosslink 芯片具有低功耗,瞬时启动。该芯片的自带 2 路 4 LAN MIPI 的功能,支持高速率 1.5Gbps 。 能支持 4K@30Hz, 2K@60HZ, 1080P 分辨率,也能支持从 CSI 到 DSI 的桥接,DSI 到 DSI 的桥接, DSI 到 DSI 的桥接, 可以用于设定 CSI 功能。

Crosslink 开发板持板载 USB 串口,最高速率 1Mbps, Crosslink 开发板并且所有的 IO 的口都已经通过 2.54mm 间距排针引出,做了等长处理。

Crosslink 开发板有 128Mb 外挂 Flash 功能, 支持高速 104MHz, 4 线模式。

内核电压 VCC 和 BANK VCCIO 电压已经分离,电压可以从 3.3V, 2.5V, 1.8V, 1.2V 选择, 方便客户扩展多种电平。



Crosslink 开发板入门开发板具有以下特性:

1) 内置配置 NVCM, 支持一次性配置。

2) 内核,辅助电源, IO 电源独立。

3) IO 电源多个选择, 3.3V, 2.5V, 1.8V, 1.2V 无需电平转换芯片。

4) 全部 IO 引脚引出,并在引脚座标记,方便操作识别

5) 全部 IO 做等长处理, 保证芯片时序。

6) 板载 USB 转串口芯片,高速率支持 1Mbps。

7) 板载 Flash , 大容量 128Mbps, IO 速率高达 104MHz, 4 线模式。

8) 芯片内置晶振。

9) 板载晶振 50M,宽电压支持 1.8-3.3V。

10) 4个 LED, 2个按键, 支持多种电压。

11) DC3.5mm 接口,结实耐用。

12) 低功耗, USB 转 DC 5V 供电。

2. 芯片说明

Crosslink 家族系列芯片, LIF-MD6000-6JM80。Crosslink 芯片具有低功耗, 瞬时启动。该芯片的自带 2 路 4 LAN MIPI 的功能,支持高速率 1.5Gbps 。能支持 4K@30Hz, 2K@60HZ, 1080P 分辨率,也能支持从 CSI 到 DSI 的桥接, DSI 到 DSI 的桥接功能。

芯片包含 LVDS, SLVS200, SubLVDS,LVMOS, 最高支持速率 1.2Gbps。用于显示界面转换功能。



使用的场景,接口转换,图像合并和分离场景。

第一种使用场景,两个 CSI 图像传感器合并内容,需要做同步图像传感器数据内容,混 合拼接。形成单独一路 CSI 数据,输出给下端的图像处理器。



第二个场景,多种虚拟融合技术,用于自动驾驶模式。低亮度图像和高亮度图像,雷达数据和声呐数据融合形成 CSI 端口数据内容给后期处理。



第三种场景:在高分辨率的 CMOS 图像传感器,比较多 LVDS 的通道模式,通过 Crosslink 芯片转换成 CSI 数据内容。



第四种场景: 在 VR 设备, 需要双眼图像, 应用处理器输出图像, 经过 Crosslink 分离出来两路数据内容, 形成 DSI 格式给左右双眼屏。



第五种场景:在智能设备,屏体是 OpenLDI 的总线对接,物理层是 lvds 通道,通过 Crosslink 转换 DSI 数据内容,在显示屏内容。



3. 管脚说明

1) UART

板载 USB 转 UART 串口,可以用于板子命令调试和测试。



功能	方向	FPGA 引脚
UART_RXD	输入	J10
UART_TXD	输出	9

2)按键

开发板上有个按键。低电平有效。

功能	方向	FPGA 引脚
KEYO	输入	D9
KEY1	输入	D10



3)LED 灯

开发板上有个4个LED,高电平有效,支持电压从1.2V到3.3V。

功能	方向	FPGA 引脚
LED0	输出	E9
LED1	输出	E10
LED2	输出	G9
LED3	输出	G10



4)晶振

开发板上有晶振,支持电压 1.8V-5V 之间。芯片也是自带内部晶振。

功能	方向	FPGA 引脚
CLK50M	输入	F9



5)外部 SPI Flash

开发板上有 SPI FLASH,型号是 W28Q128。可以用来配置芯片,也可以用单独用来做存储。

功能	方向	FPGA 引脚
MISO	输入	К1
MOSI	输出	G1
CS_N	输出	H1
MCLK	输出	J1



6)排针连接

1 个 2*14P 和 1 个 2*30P 的双排排针,将所有的 IO 引出。2*14P 用于两路高速 MIPI 接口,速率高达 1.5Gbps。并且,板上丝印已经注明 IO 管脚功能名称。注意,排针输出和板子上其他的功能是复用。IO 前缀代表是 FPGA 管脚位置。

J1 2*14P 连接器引脚说明

IO 名称	功能引脚	IO 名称	功能引脚
1	1.2V	2	5V
3	3.3V	4	3.3V
5	DPHY0_D3P	6	DPHY0_D3N
7	DPHY0_D1P	8	DPHY0_D1N
9	DPHY0_CLKP	10	DPHY0_CLKN
11	DPHY0_D0P	12	DPHY0_D0N
13	DPHY0_D2P	14	DPHY0_D2N
15	DPHY1_D3P	16	DPHY1_D3N
17	DPHY1_D1P	18	DPHY1_D1N
19	DPHY1_CLKP	20	DPHY1_CLKN
21	DPHY1_D0P	22	DPHY1_D0P

23	DPHY1_D2P	24	DPHY1_D2N
25	GND	26	GND
27	GND	28	GND



J5 2*30P 连接器引脚说明,。

IO 名称	功能引脚	IO 名称	功能引脚
1	GND	2	GND
3	GND	4	GND
5	D10	6	D9
7	E10	8	E9
9	F10	10	F9
11	G10	12	G9
13	H10	14	Н9
15	J10	16	K10
17	К9	18	19
19	К8	20	18
21	К7	22	1.2V
23	J7	24	1.2
25	K6	26	J6
27	К5	28	J5
29	К4	30	J4
31	К3	32	J3
33	K2	34	CDONE
35	SPI_MISO	36	SPI_CLK
37	VCCI01	38	CRESET_N
39	VCCI01	40	SPI_SS
41	NC	42	SPI_MOSI
43	NC	44	F2
45	1.2V	46	F1
47	1.2V	48	E2
49	NC	50	E1
51	5V	52	D1
53	5V	54	VCCI00
55	NC	56	VCCIO0

57	GND	58	GND
59	GND	60	GND
SV References Referenc		22 Crosslink -szfp 조료 특 전 조 초 분 	

4. 软件开发

开发软件使用 Diamond。

diamond 下载软件地址:

https://pan.baidu.com/s/15TLVFNUvzoKJOxgxPiGi7A 提取码: qtm4 提取码: qtm4 或者上 lattice 公司网站下载

https://www.latticesemi.com/Products/DesignSoftwareAndIP/FPGAandLDS/LatticeDiamond

Lattice Dimoad 软件内置是很基础的 IP,对于功能的 IP 需要网络下载 IP 内容。CrossLink 开发包内置 IP 模块。直接可以安装 IP 内容。

网络操作下载流程如下:

1) 首先创造 IP 工程

CIERCE NEW CIRILLY	
Design Location:	ign/crosslink_develop/codeproject/blink_led Browse
Design Name:	test
HDL Output:	Verilog •
] Open Clarity desig	n
Design File: Start Clarity Desi Clarity Designer wil: double-click the mode module SBX. IP generation is not IP, generation	gner to generate a single Component SBX I enter single module generation mode. In this mode, you ca ule on Clarity Designer catalog to start generating a singl available in this mode, please do not enable this mode for
Design File: Start Clarity Desi Clarity Designer wil: double-click the mode module SBX. IP generation is not IP, generation Diamond Project	gner to generate a single Component SBX I enter single module generation mode. In this mode, you ca ule on Clarity Designer catalog to start generating a singl available in this mode, please do not enable this mode for
Design File: Start Clarity Desi Clarity Designer will double-click the mode module SBX. IP generation is not IP, generation Diamond Project Diamond Design Name:	gner to generate a single Component SBX l enter single module generation mode. In this mode, you ca ule on Clarity Designer catalog to start generating a singl available in this mode, please do not enable this mode for blink_led
Design File: Start Clarity Desi Clarity Designer will double-click the mode module SBX. IP generation is not IP, generation Diamond Project Diamond Design Name: Diamond Design Path:	gner to generate a single Component SBX I enter single module generation mode. In this mode, you ca ule on Clarity Designer catalog to start generating a singl available in this mode, please do not enable this mode for blink_led E:/design/crosslink_develop/codeproject/blink_led
Design File: Start Clarity Desi Clarity Designer will double-click the mode module SBX. IP generation is not IP. generation Diamond Project Diamond Design Name: Diamond Design Path: Part Name:	gner to generate a single Component SBX l enter single module generation mode. In this mode, you ca ule on Clarity Designer catalog to start generating a singl available in this mode, please do not enable this mode for blink_led E:/design/crosslink_develop/codeproject/blink_led LIF-MD6000-6KMG80I

Catalog Builder Vame The (Click to get IP information)	Versio	IP informati 5%	.on
Name Surruer IP (Click to get IP information) Downl	Versio	IP informati 5%	.on
P (Click to get IP information)	oading	IP informati 5%	.on
		3%	

3)选择 IP 尽量选择版本新的,避免 BUG 问题。

Name	Lattice 4:1 MIRLCSL 2 Bridge Soft IR				
🗸 🖄 IP	Lattice 4. I MIFT CSI-2 Druge Soft IF				
🗸 🖄 Audio, Video and Image Proces	Device Summerty UEMD				
4:1 CSI-2 to CSI-2	Device Support: LIFMD				
4:1 CSI-2 to CSI-2	Overview: The majority of mobile image sensors and application processors in the consumer market today uses a MIPI CSI-				
Byte to Pixel Converter	Serial Interface 2). Mobile influenced products are often using multiple image sensors for depth perception as well as object a				
Byte to Pixel Converter	detection. In some cases, mobile Application Processors (AP) may not have enough interfaces to support the number of imat				
Byte to Pixel Converter	inputs required for a particular application. In other cases, the processing latency between image sensors and imaging data r				
Byte to Pixel Converter	large.				
CMOS to D-PHY	The Lattice Semiconductor Quad MIPLCSI-2 to Single MIPLCSI-2 Bridge IP for the Lattice Semiconductor CrossLink devices				
CMOS to D-PHY	to mux between four image sensors and then merge the two chosen video streams to a single MIPI CSI-2 video image stream				
CMOS to D-PHY	is useful for augmented and virtual reality, drone, interactive gaming, and 360° camera applications.				
CSI-2 to CSI-2 Repeater/Split					
CSI-2 to CSI-2 Repeater/Split	Features:				
CSI-2 to CSI-2	 Supports MIPI-DPHY Specification v1.1 and MIPI CSI-2 Specification v1.1 				
CSI-2 to CSI-2	Output data rate up to 1.5 Gbps per lane				
CSI-2 to CSI-2	Configurable to 1 or 2 data lanes for each channel				
CSI-2/DSI D-PHY Receiver	Supports all CSI-2 Compatible data types				
CSI-2/DSI D-PHY Receiver	 Provides an input pin to mux which between the two pairs of camera inputs gets merged 				
CSI-2/DSI D-PHY Receiver	 Left-Right Merge - merges video data packets from two channels chosen to form a single packet for each pixel line. Data 				
CSI-2/DSI D-PHY Receiver	both inputs must be the same.				
CSI-2/DSI D-PHY Receiver	Version: 1.1				
CSI-2/DSI D-PHY Receiver					
🌐 CSI-2/DSI D-PHY Transmitter 🤟	Website: 4:1 MIPI CSI-2 Bridge Soft IP				
< >					
🖵 Lattice IP 🌐 Lattice IP Server	Import IP Diamond				

右键选择下载 DownLoad ,选择保存目录,下载完成,安装 IP。

4) 安装完成后,在 Lattice IP 栏目显示 IP 名称

😓 Generate 🛛 ሯ Refresh	
Catalog Builder	
Name	Version ^
耍 fifo	5.1
₩ fifo_dc	5.8
፼ ram_based_shift_register	5.2
🗸 🚳 IP	
🗸 🖄 Audio, Video and Image Processing	
🔂 4:1 csi-2 to csi-2	1.1
🔂 byte to pixel converter	1.3
🖆 cmos to d-phy	1.1
🖆 cmos to d-phy	1.3
🖆 csi-2 to csi-2 repeater/splitter	1.1
🔓 csi-2 to csi-2	1.3
🔓 csi-2/dsi d-phy receiver	1.0
🔓 csi-2/dsi d-phy receiver	1.5
🖾 csi-2/dsi d-phy transmitter	1.0
ຝ d-phy to cmos	1.3
ຝ dsi to dsi	1.3
dsi to dual dsi bandwidth reducer	1.1
🔂 dsi to fpd-link	1.2
🔂 fpd-link receiver	1.3
🔂 fpd-link to dsi	1.3
Dixel to byte converter	1.3
Sublyds image sensor receiver	1.3
G sublvds to csi-2	1.1
🔂 sublvds to csi-2	1.3 v
🗕 Lattice IP 🌐 Lattice IP Server	Import IP Diamond

5) 在 lattice IP 申请栏目申请 IP 的免费 license。然后附加到 Diamond 的 license.dat 的内容 中,就可以完成。

https://www.latticesemi.com/Support/Licensing/DiamondAndiCEcube2SoftwareLicensing/DiamondFree

#	Lattice Dia	mond Fr	ee Software 🛛 🗙	+
\rightarrow	C	ഹ	https://w	ww.latticesemi.com/Support/Licensing/DiamondAndiCEcube2SoftwareLicer

□ I verify that I am not an employee of Cadence Design Systems, Mentor Graphics Corpo

Crosslink IP licensing (optional). Please select all that apply.

- Select All
- 4:1 CSI2_TO_CSI2 Quad Merge
- CMOS_TO_DPHY
- CSI2_TO_CSI2 Repeater/Splitter
- 2:1 CSI2_TO_CSI2 aggregator
- DPHY_TO_CMOS
- 1:1/ 1:2 DSI_TO_DSI
- DSI to Dual DSI Bandwidth Reducer
- DSI_TO_FPDLINK
- FPDLINK_TO_DSI
- SubLVDS_TO_CSI2
- Modular IP
 - OpenLDI/FPD-LINK/LVDS Receiver
 - OpenLDI/FPD-LINK/LVDS Transmitter
 - SubLVDS Image Sensor Receiver
 - Pixel-to-Byte Converter
 - Byte-to-Pixel Converter
 - CSI-2/DSI D-PHY Transmitter

5. 开机测试

入门开发板在出厂前,已将测试程序下载到内部,接通电源即可检查开发板是否正常。 连接好 USB 转 DC 电源线,打开电源,可以显示单个灯交替闪烁。



6. 编译 Demo 程序

通过 Diamond 打开开发板资料中 codeproject\blink_led 目录下 blink_led,并对工程进行 编译。注意工程要在英文目录,不要带中文路径上。

1) 打开 blink_led.ldf 工程,在"File List"窗口中显示如下信息,其中:

- ◆ LIF-MD6000-6JMG801: Crosslink 芯片型号
- ◆ blink_led.v: Verilog 代码;
- ♦ blink_led.lpf: 物理约束文件。

File List	5 ×
🛩 🗈 blink led	
LIF-MD6000-6JMG80I	
✓ Strategies	
🕼 Area	
I/O Assistant	
Quick Quick	
🕼 Timing	
🖾 Strategy1	
✓ 🗄 impl1	
🗸 🔄 Input Files	
🔏 src/blink_led.v	
Synthesis Constraint Files	
LPF Constraint Files	
blink_led.lpf	
Debug Files	
🗸 📙 Script Files	
test/efefefe/efefefe.spf	
test/ererr/ererr.spf	
test/testmo/testmo.spf	
Analysis Files	
🗙 📃 Programming Files	
impl1/impl1.xcf	
File List Process Hierarchy	

2) 切换到"Process"窗口,确定勾选选择 JEDEC File 和 Bitstream File,选择 Export Files,在 Export Files 右键选择 Rerun All



3) 编译完成后,会显示如下编译完成信息,显示**√**号。产生的 JED 文件的保存地址为: ..blink_led\impl1\blink_led_impl1.jed。 bitstream File 为 blink_led_impl1.bit。

File List	Process	Hierarch	yPost Ma	p Resources	TCL Command	Y
Output						
+ + * Defaul ** The sp	t settin ecified	SECURI g. setting	TY_NVCM matches	+ + the default setting	DISABLE** +	
Creating b	it map	•				
Bitstream	Status:	Final		Version 4.9.		
Saving bit Total CPU Total REAL Peak Memor Done: comp	stream Time: 0 Time: 0 Y Usage: leted su	in "bli secs secs 76 MB ccessfu	nk_led_in lly	mpll.jed".		
Tcl Console	Output	Error	- Warning*	Info*		
Ready						

7. 下载运行

1) 将下载器连通开发板和 PC 机,打开电源开关,

连接模式有两种:

A. 只使用 2X7 灰色排线,灰色排线使用下载器 LHW-USBN-2B 的 5V 电源。



B. 使用 DC 和单端线缆。此类可以兼容其他的 HW-USBN-2A 下载器。LHW-USBN2B 下载器 线缆也可以支持。

DC5.2 接口插入电源, 线缆根据定义插入, VCC, TDO, TDI, TMS, TCK, GND。其他 5V-IN 不用接。



2)在 Diamond 中"Tools"菜单中,选择"Programmer",



弹出内置的 Programmer 界面

Enable Status Device	Operation Fast Program	File Name …op/codeproject/blink_led/impl1/blink_	Cab	le Settings Detect	Cable	
			Cab	ler H	W-USEN-28	(F •
			Por	t: (7	TUSB-0	٠
			g Cus	tom port:		
			Pro	gramming Spe	eed Settin	89
			8 0	Use default	Clock Div	lder
			E O	Use custom C	lock Divi	der
			ble an	% Dividor S	otting []	٥
			Č 1/0	Settings		
			۲	Use default	I/O setti	ngs
			0	Use custom 1	I/O settin	85
				ISITS win	connected	
				DOME pin c	bersame	
C		>		TRST. ala. a	innactad	

3) 在右边栏目 Cable Settings 中选择, Detect Cable



注意: 在 Windows10 由于串口初始化,会导致 FTUSB-0 和 FTUSB-1 顺序错误,必须确认 在 A-0 通道。

	p/code/testcp		
		Det	ect Cable
		Cable:	HW-USBN-2B (F
		Port:	FTUSB-0
		Custom port:	
Progra	ammer: Multiple Cable	es Detected	? ×
≥ Cab	Ile 1: USB2 FTUSB-0 (Dual RS232-	HS A Location 00	00)
2 Cab ⊷ I ⊷ I	ile 1: USB2 FTUSB-0 (Dual RS232- FTUSB-1 (Dual RS232-	HS A Location 00 HS B Location 000	00) D1)
≧ Cab ≪ ⊷	ile 1: USB2 FTUSB-0 (Dual RS232- FTUSB-1 (Dual RS232-	HS A Location 00 HS B Location 000	00) D1)
≧ Cab ⊷ I ⊷ I	le 1: USB2 FTUSB-0 (Dual RS232- FTUSB-1 (Dual RS232-	HS A Location 00 HS B Location 000	00) D1)
2 Cab ≪ ≪	ile 1: USB2 FTUSB-0 (Dual RS232- FTUSB-1 (Dual RS232-	HS A Location 00 HS B Location 000	00) 01)
2 Cab ≪ I ≪ I	ile 1: USB2 FTUSB-0 (Dual RS232- FTUSB-1 (Dual RS232-	HS A Location 00 HS B Location 000	00) 01)

2)首先可以点 Scan 扫描芯片,找到开发板是否存在芯片。



	8 🖗 🕄		i 🦛 🚾			
	Enable	Status	Device	Operation	File Name	10
1	~		LIF-MD6000	Fast Program	op/codeproject/blink_led/impl1/blink_	ing
						ett
						0
						1/1
						and
						le
						Cab
<					>	
01	utput					
s	tartin	g: "pı	rj project open "E:/design	/crosslink develop,	/codeproject/blink led/blink led	.1d
S	tartin	g: pai	se design source files			
(VERI-1	482) Z	Analyzing Verilog file	10/4:		PDO
1	VERT-1	482) Z	analyzing Verilog file 'E.	/design/crosslink	develop/codeproject/blink led/sr	c/h
I	NFO -	E:/des	sign/crosslink develop/cod	eproject/blink led	/src/blink led.v(3,8-3,17) (VERI	-10
I	NFO -	E:/des	sign/crosslink_develop/cod	eproject/blink_led	/src/blink_led.v(3,1-33,10) (VER	I-9
D	one: d	esign	load finished with (0) er	rors, and (0) warn:	ings	
Т	attice	VM Dr	vivers detected (HW-DLN-30	(Parallel))		
S	tartin	g: "po	gr project open "E:/design	/crosslink develop,	/codeproject/blink led/impl1/imp	11.
P	rogram	mer de	vice database loaded			
2	ldflin	d: .bč	jr_project close"			
I	NFO -	Scanni	ng USB2 Port FTUSB-0			
S	tartin	g: "po	<pre>gr_project save "E:/design</pre>	/crosslink_develop,	/codeproject/blink_led/impl1/imp	11.
	NEG					
I	NEO -	Scan o	completed successfully.	t cannot identify	the nackage Please manually cel	ect
1	AIGUINO	Det	In found Hirling on fow i bu	c culling fuctions	the puckage. Heast manually set	cee
					T	
				•		
				5		
					💐 😑 🐺 👪	
	出现	黄色	, 请点击这个黄色名称	你,然后保存。		
		, U		• • • • • • • • • • • • • • • • • • •		

3)在 Operation 双击,弹出对话框,选择 Static RAM Cell Mode 操作模式, SRAM Fast Program 下载文件,文件 File 选择在 impl1 中 bit 文件。

	atus Devic	e Family	Device	Operation	File Name
2	LIFMD		LIF-MD6000	Fast Program	····/codeproject/blink_led/impl1/blink_
LIFMD	- LIF-MD600	0 - Device	Properties	? ×	
General	Device	Informati	on		
Device	e Operation				
Acces	s mode:	SSPI	SRAM Programming	ş 🔻	
	200 (1988) (1)	Fast	Program	•	
Operat	tion:				
Operat	tion: amming Optic	ns			
Opera Progra	tion: amming Optic	ons			
Opera Progra	tion: amming Opti⊲ ramming fil	ons e: plink_1	.ed/impl1/blink_1	led_impl1.bit .	
Opera Progra Prog	tion: amming Optic ramming fil	ons e: plink_l	.ed/impl1/blink_1	led_impl1.bit .	

4)下载文件,点击绿色按钮		
🚯 Start Page 🖸 🛛 🕅 Reports 🖸 🚱 Prog	grammer - impl1.xcf 🗵	
Enable Status Device	Operation	File Name
1 PASS LIF-MD6000	Fast Program	<pre>op/codeproject/blink_led/impl1/blink_</pre>
<		>
Starting: "pgr_project open "E:/desig: Programmer device database loaded Starting: "pgr_project close" INFO - Scanning USB2 Port FTUSB-0 Starting: "pgr_project save "E:/desig: INFO - Scan completed successfully. WARNING - Scan found LIFMD on row 1 b proceeding. Starting: "pgr_project save "E:/desig:	n/crosslink_develop n/crosslink_develop ut cannot identify n/crosslink_develop	<pre>/codeproject/blink_led/impl1/imp: /codeproject/blink_led/impl1/imp: the package. Please manually sele /codeproject/blink_led/impl1/imp:</pre>
Starting: "pgr_program run"		
INFO - Check configuration setup: Sta	rt.	
INFO - Check configuration setup: Suc	cessful (Ignored JT	AG Connection Checking).
INFO - Devicel LIF-MD6000: Fast Progr	am	
INFO - Operation Done. No errors.		
INFO - Elapsed time: 00 min : 02 sec		
INFO - Operation: successful.		

5) 显示效果,灯闪烁



8. 包装信息

- 1) CrossLink 入门开发板
- 2) USB 转 DC5.2mm 线缆



9. 订货信息

产品名称	备注
CrossLink 开发板	主芯片是 LIF-MD6000-6JM80